Освоил полный цикл создания устройства на базе FPGA, CPLD Altera от составления ТЗ до реализации в железе.
Используемые программы PCAD, Quartus.
Знание языка Verilog, (VHDL - в меньшей степени).
В проектах использовал EP1C12, EP3C25.
Все завершенные проекты успешно работают в аэропортах России и ближнего зарубежья.
В данный момент осваиваю процессор NIOS II.